S2C Prodigy Player Pro 6.3、最先端デザイン・パーティショニング、マルチFPGAデバッグ機能で FPGA プロトタイピングを促進
Jun 06, 2016

カリフォルニア州サンノゼ、2016年6月6日発 最先端のデザイン向けに開発されたFPGAベース・プロトタイピング・ソリューションの世界的リーダーであるS2C, Inc(本社:米国)は本日、Prodigy™ Player Pro 6.3 ランタイム/コンパイル・ソフトウェアを発表しました。この製品は、最先端パーティショニング、マルチFPGAデバッグ機能を搭載しており、より高度な利用が可能で、 Xilinx、Altera両社のFPGAデバイスに対応しています。

「私たちは、お客様と密接に協力し、より効率的にFPGAプロトタイピングを活用できる機能開発に取り組んでまいりました」とS2C、CEOの中間俊雄は述べています。「その結果、パーティショニングとデバッグに関連する悩みを大幅に軽減するテクノロジを次世代Prodigy Player Proに取り入れることができました。この最新機能は、完全なプロトタイピング・プラットフォームが実現する価値をさらに促進してまいります。」

最先端パーティショニング

FPGAのキャパシティは劇的に増加していますが、今日の複雑なデザインには依然として手間のかかるパーティショニングが必要になる事が多々あります。この負担を軽減するため、S2Cの最新版Prodigy Player Proにはマルチボード・パーティショニング機能の大幅な改善を施しています。デザイン・コンパイル向けに追加された新機能は以下のとおりです。

    • VirtexおよびKintex UltraScale FPGAサポート
        - 最大1.6GHz LVDSで、ピン・マルチプレキシング をサポート

    • マルチボード・パーティションフロー
        - ケーブル・コネクタを柔軟に選択できる完全に自動化されたマルチボード・プロジェクト設定
        - o 同じFPGAファミリからクァッド、デュアル、シングル混合で使用可能なLogic Module
        - パーティショニング後にケーブル設定を行い、性能に対する影響を確認

    • パーティショニング工程を高速化
        - パーティショニング不要のブラックボックス・デザイン階層
        - パーティション・エンジンの高速化と改善
        - デザインのパーティショニング結果を基にし、グローバル・クロック、クリティカル・パス、ファルス・パスを反映するグローバル制約ファイルの自動パーティショニング

    • パーティショニング結果を改善する追加機能
        - FPGA配置配線前にシステム性能を見積もり、パーティション・ストラテジを調整可能
        - トップレベルのシミュレーション・ネットリストを自動生成

デザインの制御、観測向けに加えられた新機能は以下のとおりです

      • Single/PCIe/Dual VUおよびSingle/Quad KUをサポート

      • マルチボード・サポート(スタンドアロンおよびCloud Cubeモード)

      • Prodigyドーターカード自動検出および電圧保護機能

      マルチFPGAデバッグ

      複雑かつ深く組み込まれたバグは通常数百万サイクル後のみで確認されるため、その特定と修正は困難な作業になります。従来のFPGAデバッグ・ツールは 、一度に1つのFPGAしかデバッグすることができず、また内部メモリを使用してトレースできる深さにも限界があります。この手作業による工程は困難なだけでなく、エラーを修正した際に別のFPGAで新たな、しかもかなり後の工程まで発見できないエラーを生じてしまう可能性があります。この工程は無限ループに陥り抜け出せなくなる危険もあります。S2CのProdigy Player Proは、S2Cが近々発表予定のProdigy Multi-Debug Moduleと緊密に統合されています。この Prodigy Multi-Debug Moduleは、複数のFPGAボードを同時にデバッグすることができ、手作業によるシングルFPGAデバッグ手法で生じるエラー問題を大幅に削減すると同時に、FPGAプロトタイピング・デバッグを劇的に高速化します。Prodigy Multi-Debug Moduleは現在ベータ版で、この夏発表予定です。

      S2Cは6月6日から8日までテキサス州オースチンで開催される今年のDesign Automation Conference、ブース#1928にて、Prodigy Player Pro 6.3とProdigy Multi-Debug Moduleのベータ版を公開いたします。

      S2Cについて

      S2Cは、今日の革新的なSoC/ASICデザインに向けたFPGAプロトタイピング・ソリューションの世界的リーダーです。S2Cは2003年の設立以来、SoCラピッドプロトタイピング・ソリューションを成功裏に提供しています。500を超える顧客に3,000件以上の導入実績を誇り、非常に優秀なエンジニア・チームと顧客重視を主義とする営業チームは、ユーザのSoC開発におけるニーズを十分に把握しています。S2Cは、販売拠点および代理店を米国、欧州、イスラエル、中国、韓国、日本、台湾に設けています。詳細は、www.s2ceda.com をご覧ください。

試作検証プランを入手

どのタイプのチップを設計していますか?
設計に含まれるASICゲートの容量は?
500万~2000万
2,000万~5,000万
5000万~1億
1億~10億
10億以上
どのFPGAを使いたいですか?
ザイリンクス VU440
ザイリンクス KU115
ザイリンクス VU19P
ザイリンクス VU13P
ザイリンクス VU9P
インテル S10-10M
インテル S10-2800
わからない、専門家のアドバイスが必要
どのようなFPGA構成が必要ですか?
シングルFPGA
デュアルFPGA
4 つの FPGA
8つのFPGA
わからない、専門家のアドバイスが必要
どのような周辺機器インターフェースが必要ですか?
プロトタイプ検証プラットフォームはいくつ必要ですか?
以下のツールが必要ですか?
セグメンテーションツール
複数の FPGA デバッグ ツール
コモデリング ツール (FPGA と PC ホスト間で大量のデータをやり取りできます)
当社の製品をいつ使用する必要がありますか?
0~6ヶ月
6-12ヶ月
12ヶ月以上
わからない
その他
参加する
電話番号を入力していただければ、すぐに折り返しご連絡いたします
あなたの電話を入力してください
検証コード

This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.