ハードウェア検証-ハードウェア検証-S2C：Rapid FPGA-based SoC & ASIC Prototyping

課題

デザインの複雑さと市場投入時間の短期化が設計、検証コストを高騰させていることは周知の事実です。シミュレーションやエミュレーションは役立つものの、時間がかかり、ひいてはコストもかかります。さらに、シミュレーションやエミュレーションはどちらも重要なコーナーケース・バグに直面した際に壁に突き当たる可能性があります。FPGAプロトタイピングのようなハードウェア・プラットフォームは、より低コストかつ高速でありながら、即座にシステム・デザインをテストし、正確にデザイン動作の評価を行うことができます。けれども、複数のFPGAに対する複雑なデザインのコンパイルは依然として時間がかかり、複数のFPGAでデザインのデバッギングは困難です。

革新技術

S2C Prodigy Prototypingテクノロジを使用することで、FPGAプロトタイピングの低コスト化/高速化が可能です。S2Cの最先端パーティショニング・ソフトウェアはLVDSピン・マルチプレキシング・スキームを採用しており、迅速にデザインをFPGAにマッピングします。

デバッギングは大規模デザインの検証の重要要素であり、FPGAプロトタイピングにおけるデバッグ・テクノロジの進歩は、複数のFPGAに分割されたデザインのデバッギングにおける不安を軽減してきました。S2C Prodigyデバッグ・テクノロジは、複数のFPGAの可視性を実現すると同時に、重大なデバッグ・エラーを削減し、デバッグ時間を劇的に短縮します。さらに、外付けメモリを利用することにより、S2Cのソリューションはデバッグ機能を強化し、詳細なデザイン・デバッグが可能になり、非常に検出しにくいバグを検出することができます。