デザインの妥当性検証-S2C：Rapid FPGA-based SoC & ASIC Prototyping

課題

適切な製品を設計するということは、製品を正確に設計することよりも遥かに重要です。より早い段階で様々なデザイン・アイディアを想定し、動作を確認することができれば、新製品で大きな成功を収めることができるでしょう。

設計における問題点をより早く発見できればできるほど、修正は簡単かつ迅速に行うことができます。場合によっては、開発期間を数週間から数カ月削減することも可能です。シミュレーションはデザインの概要を示すことはできても、早期にデザインを実現する完全なモデルを提示することはできません。ハードウェア上でデザインの動作確認の比較が行えないのです。プロセッサのアーキテクチャ、キャッシュサイズ、バス幅等、FPGAに実装されたデザインの他の部分を早期段階で評価できる機能が重要になります。

革新技術

S2CのFPGAプロトタイピング・テクノロジは、FPGA上のESLモデルの組み合わせや実際のハードウェアデザインを通じて早期にデザインの妥当性を検証することが可能です。高度な処理能力、低レイテンシ、AXIベースのトランザクション・レベル・インターフェイスを使用することにより、システムレベル・シミュレーションとFPGAベースのプロトタイピング環境を繋ぐことができます。