S2Cと Mirabilis Design がコラボレーション、SoC アーキテクチャの探索と検証のためのヘテロジニアスなソリューションを提供
Aug 17, 2020

カリフォルニア州サンタクララ - 2020年8月18日 – S2CとMirabilis Designは本日、両者によるコラボレーションと、再利用可能なRTLブロックを用いてモデル構築を加速し、非常に複雑なシミュレーションを高速化するハイブリッド型SoCアーキテクチャ探索ソリューションの提供を発表しました。このコラボレーションにより、モデルベース設計手法を活用する設計プロジェクトが、レガシー設計による複雑なカスタムモデルの作成に要する時間と労力をさらに削減できるようになりました。

このコラボレーションの一環として、Mirabilis DesignのVisualSimアーキテクチャ探索ソリューションにおいて、S2CのFPGAベースのProdigy Logic Systemを機能ブロックとして統合します。シームレスな統合によりFPGAプロトタイプはサブモデルとして機能し、システム探索における正確なシミュレーション応答を提供できます。

「電子システムレベルのアーキテクチャ探索は、SoC製品のトレードオフとバリデーションに不可欠なソリューションです。VisualSimソリューションのコアテクノロジーでは、モデリングの障壁は低くなっています。さらにSoCの一部がRTLとして存在する場合、その再利用によりモデリングの労力をさらに削減できます。」とMirabilis Designの創設者であるDeepak Shankar氏はこのように述べています。「カスタムブロックのモデリングは、従来、システムレベルのモデルを作成する上での課題でした。このコラボレーションにより、RTLの動作をESLモデルに簡単に統合して、仮想プラットフォームを作成できます。モデルをシミュレーションすることで、応答時間、スループット、消費電力、データ値の正確さに関する指標を収集することができます。」

「製品を正しく設計する前に、正しい製品を設計する必要があります。今日のSoCがますます複雑化するつれ、近年、仕様に関連する機能設計エラーが大幅に増えていることが分かりました。」 とS2CのCEOである仲間俊夫氏は述べています。 「さまざまな抽象化レベルの設計ブロックで構成されるシステムを正確にモデル化できるということは、設計者が設計サイクルの早い段階で仕様の問題を確実に把握する上での鍵となります。Mirabilisと提携することで、プロトタイピングのお客様に、ハイブリッド型のSoCアーキテクチャ探索手法を提供できることが楽しみです。」

Mirabilis Designについて

Mirabilis Designは、シリコンバレーに拠点を置くソフトウェア会社で、自動車、半導体、エレクトロニクス業界向けのアーキテクチャ探索ソリューションを提供しています。アーキテクチャ探索ソリューションにより、社内全体にわたり、タイムゾーンを超えたチームとしてのコラボレーションが可能になり、開発前に製品の可視化ができます。すなわち仕様の正当性を確認し最適化するだけでなく、コスト、リソース要件、スケジュールなどのビジネス指標が把握できます。VisualSim Architectは、システムレベルのモデリング、シミュレーション、解析の環境です。テクノロジに対して正確なモデリングライブラリとアプリケーション固有のテンプレートを提供し、迅速なモデル構築を可能にし、解析のスコープを最大化します。VisualSimを使用することで、設計チームは、システム全体のタイミング、スループット、消費電力、および機能の正当性を算出し、モデルベースのシステムエンジニアリングに役立てることができます。

メディアのお問合わせ先

Deepak Shankar

Mirabilis Design Inc.

Email: info@mirabilisdesign.com

S2Cについて

S2Cは、今日の革新的なSoC/ASICデザインに向けたFPGAプロトタイピング・ソリューションの世界的リーダーです。S2Cは2003年の設立以来、SoCラピッドプロトタイピング・ソリューションを成功裏に提供しています。500を超える顧客に3,000件以上の導入実績を誇り、非常に優秀なエンジニア・チームと顧客重視を主義とする営業チームは、ユーザのSoC開発におけるニーズを十分に把握しています。S2Cは、販売拠点および代理店を米国、欧州、イスラエル、中国、韓国、日本、台湾に設けています。詳細は、www.s2ceda.com をご覧ください。

 

######## トレードマーク : Mirabilis Design、VisualSim、Mirabilis DesignロゴはMirabilis Design Inc.のトレードマークです。

 

試作検証プランを入手

どのタイプのチップを設計していますか?
設計に含まれるASICゲートの容量は?
500万~2000万
2,000万~5,000万
5000万~1億
1億~10億
10億以上
どのFPGAを使いたいですか?
ザイリンクス VU440
ザイリンクス KU115
ザイリンクス VU19P
ザイリンクス VU13P
ザイリンクス VU9P
インテル S10-10M
インテル S10-2800
わからない、専門家のアドバイスが必要
どのようなFPGA構成が必要ですか?
シングルFPGA
デュアルFPGA
4 つの FPGA
8つのFPGA
わからない、専門家のアドバイスが必要
どのような周辺機器インターフェースが必要ですか?
プロトタイプ検証プラットフォームはいくつ必要ですか?
以下のツールが必要ですか?
セグメンテーションツール
複数の FPGA デバッグ ツール
コモデリング ツール (FPGA と PC ホスト間で大量のデータをやり取りできます)
当社の製品をいつ使用する必要がありますか?
0~6ヶ月
6-12ヶ月
12ヶ月以上
わからない
その他
参加する
電話番号を入力していただければ、すぐに折り返しご連絡いたします
あなたの電話を入力してください
検証コード

This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.