SoC設計プロセスの早い段階でSoC検証を開始したいというニーズは継続的にあり、SoC設計と検証環境をすべてソフトウェアによる仮想モデルとして表現する取組みは継続的に行われています。SoC設計が進むにつれて、徐々に部分的にFPGAプロトタイプのハードウェアへと移行し、検証環境の多くは引き続きホスト上のソフトウェアとして存在します。このため、検証プラットフォームの一部はハードウェアで、一部はソフトウェアによる「ハイブリッド」の検証環境になります。検証環境は、設計自体と同等に洗練されている必要があり、シリコン実装の意思決定を行う前に、最大の検証カバレッジを可能にする包括的な検証をサポートする検証環境として開発しなくてはなりません。ハイブリッド検証が目指すゴールは、よりリアルなSoCモデリング、より高い検証パフォーマンス、そしてより高い検証カバレッジです。効果的なハイブリッド検証ではSoC設計モデルと検証環境モデルが統合されることで、SoC設計が進むにつれバグ発見率が低下し、SoC設計モデルが完全にFPGAハードウェアとして実装されるまで、シームレスな移行が可能です。
S2CのProdigy™ProtoBridge™3.0は、ソフトウェアによる仮想検証環境モデルとFPGAによるSoCのハードウェアモデルを統合し、ハイブリッド検証および早期のソフトウェア開発を可能にします。
S2Cが提供するProdigy ProtoBridge 3.0
Prodigy ProtoBridge 3.0は、ホストコンピュータ上の高速PCIeポートと、FPGAハードウェア側のPCIe/AXIブリッジを使用して、ホスト上の仮想モデルとFPGAプロトタイプのハードウェアモデルの間で通信します。これによりPCホストとFPGAプロトタイプ間で、トランザクションレベルのデータ転送が可能になります。
ホスト上でESLのトランザクションレベル・モデルを用いて、FPGAによるハードウェアSoCモデルを検証し、より精度の高いシステムレベル検証を実施する
仮想の検証モデルとFPGAベースのハードウェア検証モデルを統合し、全体としての検証パフォーマンスと検証カバレッジを最大化する
ホストとFPGAプロトタイプ間の高速インタフェースを介して、システムレベルモデルの高い性能での実行を実現する
PB 3.0の特徴:
SoC設計のハイブリッド検証環境を実装可能な既製ソリューション
ホストとFPGAプロトタイプ間の高速データ転送は最大4Gb/secまで可能
ホスト上で実行するソフトウェアからコールされるC-APIライブラリを提供
Windows、Ubuntu14、RHEL6 オペレーティングシステムで稼働
This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.