「新しいシフト・レフト」――RISC-V IPのサンドボックスとしてのFPGAプロトタイピングの究極価値-会社のニュース-S2C：Rapid FPGA-based SoC & ASIC Prototyping

「新しいシフト・レフト」――RISC-V IPのサンドボックスとしてのFPGAプロトタイピングの究極価値

May 14, 2026

EDAの世界で「シフト・レフト」と言えば、従来は“シリコンがファブから出る前にOSを起動する”といった、ソフトウェア開発の早期化を意味する言葉でした。しかしRISC-V革命が加速するにつれ、ゴールポストは動いています。いま注目すべきは、RTLの最初の1行が確定する遙か前から始める「新しいシフト・レフト」です。

その論理は単純です。間違った製品を作っていては、完璧な実行も無意味だからです。「正しくチップを作る」ことは技術的要件ですが、「正しいチップを作る」ことは戦略的要件なのです。

1. 実行より戦略：「正しいチップ」を設計するために

業界は長年にわたり、「正しくチップを設計する」技術――合成の最適化、タイミング・クロージャ、検証カバレッジの確保――を磨き上げてきました。これらは確かに重要ですが、あくまで実行レベルのタスクです。

今日の勝敗は、仕様策定フェーズで決まります。誤ったIPを選んだり、特定ワークロードの性能要件を見誤ったりすれば、「完璧に設計された」チップが市場に受け入れられないことになりかねません。この「新しいシフト・レフト」において、最も重要な作業はIP選定の段階で行われます。プロジェクトの成否が単に設計工程の効率ではなく正しい目標設定にかかっているように、SoCの成否は初日に行うアーキテクチャ上の選択に依存します。

2. RISC-Vがもたらす「選択のパラドックス」への対応

RISC-VはIPの状況を根本から変えました。もはや私たちは、少数の固定化された独自コアに縛られることはありません。その代わりに、極小のMCUグレード・コントローラーから、複雑なベクタ拡張を備えた大規模高性能コンピューティング（HPC）クラスタまで、多様なベンダーによる活気あるエコシステムが手に入りました。

しかし、この柔軟性は「自由に何でも選べるのに、正しいものをどう選ぶか」というパラドックスを生みます。

「どのコアも万能」ではありません。スプレッドシート上で優れているように見えるコアでも、自社独自のAIアルゴリズムで苦戦したり、リアルタイム・データパスのレイテンシ要件を満たせなかったりする可能性があります。数億円・数十億円規模の決断を、ただのデータシートだけで下すわけにはいきません。

3. 「試乗」：戦略的ツールとしてのプロトタイピング

ここでFPGAプロトタイピングが、バックエンドの検証ツールからフロントエンドの意思決定エンジンへと進化します。FPGAプロトタイピングは、実際のソフトウェアスタックを用いてさまざまなRISC-V実装を「試乗」するために必要な、高性能なサンドボックスを提供します。

現実的なベンチマーク：シミュレーションはソフトウェア実行には遅すぎますが、FPGAプロトタイピングならばコアの実際の動作を確認できる速度（多くの場合20MHz～100MHz以上）で動作します。
「秘伝のソース」との結合： RISC-Vの拡張性を活かし、ベンダーIPと独自のカスタム命令や独自のアクセラレータを統合できます。最終アーキテクチャを確定する前に、システム全体の動作を検証できるのです。
データドリブンの選択：電力や性能の制約にどのコアが適合するか推測するのではなく、実際に証明できます。この「試乗」によって、選定したコアがアプリケーションに真に適したものであることを保証できます。

4. 「試乗」の経済性――予算項目のシフト

興味深いことに、IP評価にFPGAプロトタイピングを用いると、予算上の会話が変わることがよくあります。こうしたシステムは「プロダクト・マーケット・フィットやIPの実現可能性を検証する『試乗』ツール」として使われるため、そのコストは厳密にASIC開発予算からではなく、「営業・マーケティング、または戦略企画予算」から支出されるのが適切なのです。

社内でコンセプトを「販売」したり、外部からIPを購入する際に「検証」するためにツールを使う場合、特に重要になるのは「卓越したバリュー」を提供するプロトタイピング・システムです。つまり、ハイエンド・エンジニアリングに耐える堅牢さと、異なるチーム間で多目的な評価車両として配備できるコスト効率を兼ね備えたプラットフォームが必要です。ハイエンド・エミュレーションは高価すぎ、また「固定的」すぎます。高性能でモジュラなFPGAプロトタイピング・システムこそ、理想的なミドルグラウンドです。

S2C：20年にわたるプロトタイピングの提供

RISC-V時代の「試乗」プラットフォームを提供する存在として、S2Cは業界経験が豊富です。FPGAプロトタイピング分野に20年以上製品を提供しており、S2CはASIC RTLと物理的なハードウェアのギャップを埋める先駆者的役割を果たしてきました。

最新のフラッグシップ製品である Prodigy S8-100 は、AMD Virtex™ UltraScale+™ VP1902 FPGAを搭載。1FPGAあたり100MASICゲート相当の巨大な容量を実現し、今日の最も複雑なSoC設計に対応します。

注目すべきは、このProdigy S8-100がAndesやNuclei、Starfiveなどを含む多くのRISC-V IPベンダーに広く採用されている事実です。彼らは自社の最新機能や性能をお客様に披露するために、S2Cのシステムを活用しています。IPの創造主たちが自らの「秘伝のソース」を示すためにS2Cを信頼するのであれば、皆様もその検証のためにS2Cを信頼できるでしょう。

結論：新たな競争優位

新しいシフト・レフトは、チップ設計において最も高価な決断――すなわちIP選定のリスクを低減することにあります。サイクルの早い段階でFPGAプロトタイピングの速度と柔軟性を活用することで、アーキテクトは理論モデルを超え、システム性能に関するハードデータを得ることができます。

RISC-Vの時代において、競争優位は単に速く動くだけでなく、正しい方向に動く者にもたらされます。プロトタイピングを活用し、単にチップを「上手く設計する」のではなく、「仕事に適した正しいチップを設計する」ことを確実にしましょう。

前： No More