製品
S2Cソリューションで市場投入の先陣を

Multi-Debug Module Pro

Prodigy Multi-Debug Module Pro (MDM Pro)は、FPGAプロトタイピングの革新的なディープトレースのデバッグソリューションで、複数のFPGAを同時にデバッグすることができます。MDM ProはProdigy Player Proのコックピット内で動作し、トリガ条件を指定することで複数のFPGAをデバッグできます。MDM Proのハードウェアは、高速ギガトランシーバによる大容量のデータの取得と転送が可能で、FPGAのユーザメモリを消費することなく、最大64GBの波形データを保存することができ、バグの原因を深く追跡することができます。


ハイライト:

  • 1台のロジックアナライザで最大8個のFPGAを同時デバッグ可能

  • サンプリング周波数は最大125MHz

  • FPGAごとに最大2Kのプローブをトレースし、8つのサンプルグループをサポート

  • 内蔵DFF/BRAMの値を簡単に取得可能

  • デバッグを容易にするトリガ用ステートマシン記述言語をサポート

  • 最大64GBの波形データを外部に保存可能

MDM Pro


特徴とメリット

MDM Proには以下の特徴があります:


RTLレベルプロービング

Player ProのGUIでは、内部の信号をマークして外部MDM Proのハードウェアにアップロードし、そこからトリガ条件の設定や信号のトレースを容易に行うことができます。


再コンパイルが不要な多数のプローブ

  • 合成前にFPGA内部のプローブを無制限にマーク可能

  • 再コンパイルすることなく、FPGAごとに最大16Kのプローブを8つのグループに分けてトレース可能


統合されたインサーキットのデバッグ設定

  • 複数FPGAのトリガ信号やトレース信号を1つのコンソールからセットアップ

  • 合成前にFPGA内部プローブを保護

  • プローブはパーティショニング結果に基づき複数FPGAに自動分配


トリガ条件の指定

一般的なトリガ

ユーザはトリガイベントや組合せイベントを簡単に設定できます。

  • トリガイベントのサポート: ==、!=、>=、<=、>、<、カウント

  • 組合せイベントのサポート:!、&、|、^、->、カウント

  • 8つまでのトリガブロックをサポート、各ブロックでは比較、順序設定、発生、組合せ演算の実行が可能

アドバンスト・トリガ

  • 8つまでのトリガ・コンパレータをサポート

  • ステートマシン – 最大16ステートまでサポート

  • 1、2、3状態の条件分岐をサポート

  • 4つのビルトイン16ビットカウンタによるイベント計数、タイマー実装などが可能

  • 4つのビルトインのフラグによりトリガのステートマシン実行ステータスを観測可能


64GBのディープトレース

  • 64GBの波形データを外部DDR4メモリに格納し、FPGAのユーザリソースの消費を最小限に

  • 取得した波形データをギガビット・イーサネットによりホストコンピュータに転送可能

  • 波形データの取得と格納が継続して実行可能


複数FPGAの同時デバッグ

  • 1つのLogic Analyzerから複数のFPGAをまたいだ同時デバッグが可能

  •  内部DFF/BRAMの値を容易に取得可能

  • 複数FPGAからのトリガやトレースデータを高速トランシーバ Mini-SAS を介してMDM Proハードウェアに転送可能

  • サンプリングしたデータはVCD/FSDB/FSTフォーマットで書き出し、さらに解析が可能

  • 8つのMini-SAS接続を介した高帯域幅のキャプチャと集約


プロトタイピングのセットアップフローへの統合

Prodigy MDM Proには、コンパイラモードとIPモードの2つのモードがあります。IPモードではユーザはDUT内にデバッグIPを直接インスタンス化することができ、Player Proのコンパイル時のフローを実行する必要がありません。コンパイラ・モードでは、Prodigy Player Proのコックピット内で動作し、デバッグのセットアップだけでなく、トリガ条件を指定してデバッグすることができます。



仕様

Hardware Support

  • VU19P LS, VU440 LS, LX1


OS Support

  • Windows 7/10 64-bit

  • Red Hat Enterprise Linux 6.6/7.6 64-bit

  • Ubuntu Linux 14.04/16.04 64-bit

  • CentOS 7.4 64-bit


Language Support

  • Verilog / VHDL

  • System Verilog

  • EDIF

  • Mixed languages

試作検証プランを入手

どのタイプのチップを設計していますか?
設計に含まれるASICゲートの容量は?
500万~2000万
2,000万~5,000万
5000万~1億
1億~10億
10億以上
どのFPGAを使いたいですか?
ザイリンクス VU440
ザイリンクス KU115
ザイリンクス VU19P
ザイリンクス VU13P
ザイリンクス VU9P
インテル S10-10M
インテル S10-2800
わからない、専門家のアドバイスが必要
どのようなFPGA構成が必要ですか?
シングルFPGA
デュアルFPGA
4 つの FPGA
8つのFPGA
わからない、専門家のアドバイスが必要
どのような周辺機器インターフェースが必要ですか?
プロトタイプ検証プラットフォームはいくつ必要ですか?
以下のツールが必要ですか?
セグメンテーションツール
複数の FPGA デバッグ ツール
コモデリング ツール (FPGA と PC ホスト間で大量のデータをやり取りできます)
当社の製品をいつ使用する必要がありますか?
0~6ヶ月
6-12ヶ月
12ヶ月以上
わからない
その他
参加する
電話番号を入力していただければ、すぐに折り返しご連絡いたします
あなたの電話を入力してください
検証コード

This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.