S2CがVU19P FPGAベースのLogic Matrix LX2を販売開始 – 高性能かつ高密度プロトタイピングの新たな標準
Oct 28, 2021

カリフォルニア州サンノゼ – 2021年10月27日

ハイライト:

    • 8個のVU19P FPGAにより、1システムあたり392M ASICゲートを、さらにサーバーラックにフル実装することで30億ASICゲートを超える規模を実現

    • MCIOを使用した強化されたTransLinkにより、最大28Gbpsの広帯域のGTY接続を実現し、スケーラブルなFPGAインターリンクと柔軟なトポロジを実現

    • HSTPM(High-Speed Transceiver Pin Multiplexing)IPのサポートにより、GTYトランシーバ上でのピン多重化が容易になり、FPGAインターリンクを最大限に活用可能

    • リダンダントな電源供給と最適化された冷却装置によりエンタープライズクラスの高信頼性を実現


      Logic Matrix LX2


FPGAベースのプロトタイピング・ソリューションの世界的リーダーであるS2Cは、本日、大容量と高性能の両方が求められるエンタープライズ・プロトタイピングのニーズを満たすよう設計された、Logic Matrix LX2のリリースを発表しました。

LX2は、Xilinxの最大かつ最速のUltraScale+ FPGAであるVirtex UltraScale+ VU19Pをベースに開発されており、数十億ASICゲートもの大規模設計におけるハードウェアおよびソフトウェア・コンポーネントの検証に最適です。LX2は、1つの筐体に最大8個のFPGAを搭載しており、スタンドアロンで使用することも、標準的なサーバーラックに最大8台のLX2を配置して合計64個のFPGAを搭載することもできます。さらに、LX2を複数のラックに接続することで、複雑なSoCやソフトウェア開発で求められるスピードの優位性を保ちながら、従来のプロトタイピング・システムの容量を超えるプラットフォームを構築することができます。

Logic Matrixは、高性能なプロトタイピングに対応するために、柔軟な接続アーキテクチャを構成する3つの階層要素を提供しています。それは隣接するFPGA間の相互接続モジュールを備えたShortBridge、広帯域ケーブルでFPGAを接続するSysLink、そしてMCIOケーブルでFPGAのSerDes間を長距離接続するTransLinkの3つです。LX2はTransLinkをさらに進化させ、より広帯域で高速なSerDes接続を実現しています。LX2に搭載されたVU19Pの各FPGAでは、20個のMCIOコネクター上に80個のGTY SerDesが用意されており、スケーラブルなインターリンクに対応しています。それだけでなく、MCIOコネクタは最大28GbpsのGTYに対応しており、レイテンシを引き下げることでシステムのパフォーマンスを向上させます。さらに、FPGA間のリンクを簡素化し、TransLinkの最大の価値を引き出すために、S2Cのパーティショニング・ツールであるPlayer Pro CompileTimeにおいて、Xilinxが新たに導入したHSTPM(High-Speed Transceiver Pin Multiplexing)IPのサポートをしています。FPGA間のサイクル精度の信号転送、ピン多重化、低レイテンシのSerDes接続が簡単に実現できるようになりました。

「Xilinxは、エミュレーションおよびプロトタイピング市場のニーズに応えるために、シリコンだけでなく、ツールやIPの革新を続けています」と、Xilinxのテスト・計測・エミュレーションマーケット担当シニアディレクターを務める、Chris Stinson氏は述べています。「Xilinx UltraScale+ VU19Pが、S2Cの最新Logic Matrix LX2に採用されたことを嬉しく思います。LX2の8個のVU19Pを搭載する高密度アーキテクチャとSerDesリッチな実装は、HSTPM IPと共に実装することで、LX2を高性能で拡張性の高いプロトタイピング・プラットフォームにしています。」

LX2では、高い信頼性と堅牢な動作を確保するために、リアルタイムのシステムモニタ、効率の良い冷却、ホットプラグ対応のリダンダント電源など、エンタープライズクラスの要件が考慮されています。Logic Matrixには、S2CのPlayer Pro RunTimeソフトウェアも付属しています。このソフトウェアは、高度なクロック管理、統合型セルフテスト、自動ボード検出、I/O電圧プログラミング、複数FPGAダウンロード、リモートシステム監視・管理といった便利な機能を提供する統合ツールです。また、AXEVisionも含まれています。AXI-over-Ethernetのデバッグ・ツールが内蔵されており、AXIを含むデザインのリモートでのデバッグを簡素化します。そしてS2CのMDM ProとPlayer Pro DebugTimeは、最大8つのFPGAに対して、ディープ・トレースやクロストリガの機能を提供し、先進のデバッグ手法を実現しています。

「今日のハイパースケールのデザインは、数十億ものASICゲート数に達しています」と、S2CのCEOである中間俊雄は述べています。「このような複雑な設計には、高い性能、拡張性、堅牢性を備えたFPGAプロトタイピング・プラットフォームが必須です。LX2は、Xilinxの最大級のFPGAと、インターコネクトの最適化のために設計されたアーキテクチャを組み合わせたものです。エンタープライズクラスの設計ツールや生産性ツールと組み合わせることで、パフォーマンスとスケーラビリティを両立させ、検証サイクルを短縮することができます。LX2に妥協はありません。」

試作検証プランを入手

どのタイプのチップを設計していますか?
設計に含まれるASICゲートの容量は?
500万~2000万
2,000万~5,000万
5000万~1億
1億~10億
10億以上
どのFPGAを使いたいですか?
ザイリンクス VU440
ザイリンクス KU115
ザイリンクス VU19P
ザイリンクス VU13P
ザイリンクス VU9P
インテル S10-10M
インテル S10-2800
わからない、専門家のアドバイスが必要
どのようなFPGA構成が必要ですか?
シングルFPGA
デュアルFPGA
4 つの FPGA
8つのFPGA
わからない、専門家のアドバイスが必要
どのような周辺機器インターフェースが必要ですか?
プロトタイプ検証プラットフォームはいくつ必要ですか?
以下のツールが必要ですか?
セグメンテーションツール
複数の FPGA デバッグ ツール
コモデリング ツール (FPGA と PC ホスト間で大量のデータをやり取りできます)
当社の製品をいつ使用する必要がありますか?
0~6ヶ月
6-12ヶ月
12ヶ月以上
わからない
その他
参加する
電話番号を入力していただければ、すぐに折り返しご連絡いたします
あなたの電話を入力してください
検証コード

This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.